EPI工艺详解：从外延定义到集成电路中的关键应用与超晶格技术

EPI的英文全称，也即许多相关领域的工程师们经常听到的“外延”一词。如果不只考虑集成电路系统，在许多领域的工艺制作中，都会使用外延工艺，如光电器件、MEMS等。其一般工艺流程如下图，即是在已有衬底上，加上一层自己需要的薄膜，该薄膜可能是和本来的衬底同一种材料，也可能是不同种材料，可能是一层，也可能是反复的多层。ps:如果这样多层反复，每一层又都刚好形成一个量子阱的宽度，这就是超晶格。

而晶圆代工厂的集成电路系统中的EPI工艺，一般指衬底与栅氧化层之间，形成的一层外延工艺，如下面两张图。所以，我们在看到集成电路工艺库（pdk）中，有时候写着EPI或者Non-EPI时，专指的是这个位置的EPI。

那为什么要在这个位置做一层EPI呢？

这个得先从多晶硅的晶锭形成工艺说起。目前常用的多晶硅形成工艺，为切克劳斯基法（，也称直拉法、提拉法）和区熔法。区熔法是一种通过加热与冷却循环过程制备单晶硅的方法。该方法利用“已有”高纯度多晶硅原料，在真空或惰性气体保护下，通过局部加热使硅原料熔化，然后通过冷却使熔化部分再结晶形成单晶。而切克劳斯基法工艺简单，成本低廉，适于大规模生产。我个人理解，区熔法基本上是切克劳斯基法形成的单晶硅的再加工。因此，区熔法的成本很难降下来。

可是切克劳斯基法形成的过程中，容易形成晶格缺陷，导致晶圆片作为衬底应用时，影响电路性能。小编记得十年前在某些厂家做代工时，他们的工艺文档后面会特别批注（CZ6）的字眼，意思就是咱家的工艺就是标准的切克劳斯基法（）形成的6吋晶圆，如果有些高性能电路需求，请慎选的意思了。

区熔法的晶圆又用不起，那么高性能电路这个问题怎么解决呢？工程师们想到，在衬底之上，专门制作一层EPI层，以EPI层充当载流子工作的衬底。该EPI层就可以给予电路更好的性能。

具体什么更好的性能呢？小编统计了一下某工艺库中的带有EPI工艺的器件类型，基本是LDMOS类，且作为开关使用。也即，需求高耐压，大驱动电流且兼顾频率属性的场景。我也就知道这么多了，有新的信息我再改，欢迎朋友们讨论指正~