SanDisk推出高带宽闪存（HBF）内存：结合3D NAND容量与HBM带宽，助力AI推理应用

周三推出了一款有趣的新内存，它可以将 3D NAND 的容量与高带宽内存 (HBM) 实现的超高带宽结合在一起。 的高带宽闪存 (HBF) 内存可以并行访问多个高容量 3D NAND 阵列，从而提供充足的带宽和容量。该公司将 HBF 定位为需要高带宽和容量以及低功耗要求的 AI 推理应用的解决方案。第一代 HBF 可以在 GPU 上实现高达 4TB 的 VRAM 容量，未来版本将提供更多容量。 还预计这项技术将应用于手机和其他类型的设备。该公司尚未宣布发布日期。

内存技术主管 Alper 表示：“我们称之为 HBF 技术，用于增强 HBM 内存以应对 AI 推理工作负载。我们将匹配 HBM 内存的带宽，同时以相似的成本提供 8 到 16 倍的容量。”

从概念上讲，HBF 与 HBM 类似。它将多个高容量、高性能闪存核心芯片堆叠在一起，这些芯片使用硅通孔 (TSV) 相互连接，位于逻辑芯片之上，可以并行访问闪存阵列（或者说闪存子阵列）。HBF 的底层架构是 的 BICS 3D NAND，采用 CMOS 直接键合到阵列 (CBA) 设计，将 3D NAND 内存阵列键合在使用逻辑工艺技术制造的 I/O 芯片之上。该逻辑可能是实现 HBF 的关键。

“我们向工程师们提出挑战，问他们，利用这种扩展能力，你还能做什么？”Alper 说道。“他们给出的答案是……转向一种架构，将这个庞大的阵列划分为许多阵列，并并行访问每个阵列。当你这样做时，你会获得大量带宽。现在，我们可以用它构建什么？我们将构建高带宽闪存。”

传统的 NAND 芯片设计通常将核心 NAND 闪存阵列视为平面、页面和块。块是最小的可擦除区域，而页面是最小的可写区域。HBF 似乎将芯片分成“许多阵列”，以便可以同时访问它们。每个子阵列（具有自己的页面和块）大概都有自己的专用读/写路径。虽然这类似于多平面 NAND 设备的工作原理，但 HBF 概念似乎远远超出了它们。

目前， 表示其第一代 HBF 将使用 16 个 HBF 核心芯片。为了实现这样的设备， 表示它发明了一种专有的堆叠技术，该技术的特点是翘曲最小，可以堆叠 16 个 HBF 核心芯片，以及一个可以同时访问来自多个 HBF 核心芯片的数据的逻辑芯片。能够处理数百或数千个并发数据流的逻辑的复杂性应该高于典型的 SSD 控制器。

不幸的是， 并未透露其 HBF 产品的实际性能数据，因此我们只能猜测 HBF 的每堆栈性能是否能与原始 HBM（~128 GB/s）或全新 HBM3E（在 的 B200 中可提供每堆栈 1 TB/s）相匹配。

半导体精品公众号推荐